MÓD COMPLEX
Použijete-li pro váš projekt mód celého galpole komplexní (COMPLEX),
to je nastavíte-li Syn = 1 a AC0 = 1,
pak výstupní buňky budou moct vypadat jen takhle,
AC1 by mělo být u všech buněk nastaveno na log.1., nebude zde používán.
V tomto módu je další záludnost, pozor,
nyní první AND z osmi pro každou výstupní buňku řídí hradlo,
to znamená, že je-li výsledek prvního ANDu z osmi roven log.1, pak jde výsledek z OR a XOR na výstup.
Je-li tento první z osmi ANDů výsledkem jako log.0, pak jde na tento výstup vysoká impedance
a výstup by šel vlastně takto přepnout i do využití jako vstup, má-li zavedenu zpětnou vazbu do matice ANDů.
A s tím souvisí zpětně i další záludnost tohoto módu,
a to, že se logický součet OR skládá jen ze sedmi ANDů.
Osmice ANDů pro daný výstup je tedy jakoby rozdělena,
ten první právě řídí jakoby AC1 (hradlo)
a zbylých sedm bez toho prvního v osmici dává výsledky do vstupů OR.
V tomto módu je zase nějaké to omezení na výstupech, a to takové,
že výstupy na pinu 12 a 19 nemohou použít zpětnou vazbu z výstupu zpět do matice ANDů.
|